Návrh, rozloženie, schémy a riešenie problémov PCB: Kompletný sprievodca

PCB Dizajn a rozloženie: Základné princípy predtým, ako nasmerujete jednu stopu

Návrh a rozloženie PCB je proces prekladu elektrickej schémy na fyzickú dosku – umiestnenie komponentov, smerovanie medených stôp, definovanie vrstvenia vrstiev a príprava výrobných súborov. Kvalita tohto prekladu určuje, či doska funguje na prvej zostave alebo strávi týždne v cykloch ladenia. Zlé rozhodnutia o usporiadaní – neadekvátne vzdialenosti, nesprávna stopová impedancia, nekontrolované spätné cesty – spôsobujú zlyhania, ktoré nedokáže opraviť žiadny výber komponentov.

Väčšine z týchto problémov predchádza štruktúrovaná postupnosť usporiadania. Štandardný pracovný postup je: definujte obrys dosky a vrstvenie → umiestnite vysokorýchlostné a napájacie komponenty ako prvé → nasmerujte kritické siete (hodiny, diferenciálne páry, výkonové roviny) → nasmerujte sekundárne stopy signálu → spustite kontroly návrhových pravidiel (DRC) → vygenerujte súbory Gerber a vŕtanie. Skočiť priamo na smerovanie bez dokončovania je jedinou najčastejšou príčinou prepracovania.

Ukladanie vrstiev a riadenie impedancie

Pre akúkoľvek dosku prenášajúcu signály nad 100 MHz sú riadené impedančné stopy nemenné. Štandardná 4-vrstvová zostava - signál / zem / napájanie / signál - poskytuje pevnú referenčnú rovinu pod všetkými vrstvami smerovania, pričom impedancia stopy je predvídateľná. Cieľová hodnota 50 Ω pre jednostranné stopy a 100 Ω rozdiel pre väčšinu digitálnych rozhraní (USB, HDMI, PCIe). Šírka stopy pre 50Ω mikropásik na FR-4 s 0,2 mm dielektrikom je približne 0,38 mm – ale vždy si to overte údajmi výrobcu, pretože hrúbka dielektrika a Dk (dielektrická konštanta) sa medzi dodávateľmi líšia.

Pravidlá umiestnenia komponentov

Umiestnenie riadi efektivitu smerovania a integritu signálu. Kľúčové pravidlá, ktoré znižujú počet iterácií rozloženia:

• Umiestnite oddeľovacie kondenzátory do 0,5 mm od napájacích kolíkov integrovaného obvodu , na rovnakej vrstve, s prepojením pripojeným k napájacej rovine za kondenzátorom - nie medzi kolíkom IC a krytom.
• Komponenty klastra podľa funkčného bloku: držte MCU, jeho kryštál a oddeľovacie kryty spolu; oddelené analógové a digitálne sekcie s fyzickou medzerou alebo hranicou rozdelenej roviny.
• Orientujte integrované obvody tak, aby ich vysokorýchlostné signálne porty smerovali k sieťam, ku ktorým sa pripájajú, čím sa minimalizuje dĺžka stopy a vyhýba sa kríženiu spätných ciest.
• Udržujte vysokoprúdové stopy (ovládače motora, výkonové meniče) mimo citlivých analógových vstupov; presluchy zo spínacej napájacej koľajnice môžu poškodiť hodnoty ADC na vzdialenosti až 5 mm na rovnakej vrstve.

Softvér na návrh dosky plošných spojov: Výber správneho nástroja

Správny softvér na návrh dosky plošných spojov závisí od veľkosti tímu, zložitosti dosky a rozpočtu. Všetky moderné nástroje EDA zdieľajú spoločný pracovný postup – schematické zachytenie → netlist → rozloženie PCB → DRC → výrobný výstup – ale podstatne sa líšia schopnosťou smerovania, kvalitou knižnice, funkciami spolupráce a integráciou simulácie.

Pre profesionálne hardvérové tímy, Dizajnér Altium zostáva priemyselným meradlom pre návrh vysokorýchlostných dosiek s vysokou hustotou – jeho interaktívny smerovač, diferenciálna správa párov a natívna integrácia 3D MCAD odôvodňujú náklady na zložité projekty. KiCad 7 výrazne uzavrel medzeru pre 4–8 vrstvové dosky a je teraz predvolený pre hardvér s otvoreným zdrojom. Tímy uprednostňujúce cloudovú spoluprácu a priamu integráciu fab čoraz častejšie využívajú EasyEDA spárované s JLCPCB na rýchle cykly prototypovania do 72 hodín.

Schematický diagram PCB: Od koncepcie obvodu po Netlist pripravený na rozloženie

Schematický diagram pre PCB je logická reprezentácia elektronického obvodu - definuje každý komponent, každé elektrické pripojenie a každý referenčný označenia, ale neobsahuje žiadne informácie o fyzickom umiestnení. Schéma je zmluvou medzi návrhárom obvodov a inžinierom rozloženia: každá sieť na schéme musí byť správne realizovaná v medi na doske, bez neúmyselných spojení a bez chýbajúcich.

Schéma zapojenia dosky plošných spojov sa riadi štandardnými konvenciami, vďaka ktorým je čitateľná naprieč tímami a softvérovými platformami:

• Elektrické koľajnice bežať vodorovne v hornej časti listu; symboly uzemnenia sa pripájajú v spodnej časti. Kladné napäťové koľajnice (VCC, VBUS, VBAT) používajú odlišné sieťové označenia, ktoré nie sú nikdy zdieľané náhodou.
• Tok signálu pohybuje zľava doprava — vstupy vstupujú zľava, výstupy vychádzajú doprava. Táto konvencia robí schému čitateľnou bez vysvetlenia.
• Sieťové štítky nahradiť dlhé vodiče na viacstranových schémach. Každý štítok siete musí byť jedinečný a konzistentný – nesúlad medzi stránkami vytvára fantómový otvorený okruh, ktorý DRC nezachytí.
• Oddeľovacie kondenzátory sú umiestnené vedľa integrovaného obvodu, ktorý oddeľujú na schéme, pomocou samostatného symbolu napájania – to pomáha inžinierovi rozloženia pochopiť, ktorý uzáver patrí ku ktorému kolíku.
• Referenčné označenia postupujte podľa štandardných predpon: R (rezistor), C (kondenzátor), U (IC), J (konektor), L (induktor), Q (tranzistor), D (dióda).

Kontroly elektrických pravidiel (ERC) v schematickom nástroji zachytávajú väčšinu chýb v zapojení skôr, ako návrh dosiahne rozloženie – nepripojené kolíky, kolíky poháňané viacerými zdrojmi, konflikty napájania. Spustenie ERC na nulu chýb pred exportovaním netlistu je povinné; rozloženie nemôže opraviť schematickú chybu.

PCB Via in Pad: Kedy ho použiť a ako to urobiť správne

PCB cez in pad umiestni priechodný otvor alebo slepý priechod priamo do SMD land pad komponentu, namiesto toho, aby smeroval krátku stopu z podložky do blízkeho priechodu. Táto technika sa primárne používa s BGA s jemným rozstupom (balíky s mriežkou guľôčok), QFN a inými komponentmi, kde je rozstup medzi podložkami príliš tesný na to, aby smeroval únikovú stopu popri podložke.

Prečo Via in Pad zlepšuje vysokorýchlostný výkon

Smerovanie krátkej stopy psej nohy z podložky BGA do priechodu zavádza indukčnosť a môže vytvoriť výbežok, ktorý odráža vysokofrekvenčné signály. Via in pad túto stopu úplne eliminuje, zníženie parazitnej indukčnosti o 30-50% v porovnaní s 0,5 mm únikovou stopou psej nohy. Pre rozhrania DDR5, PCIe Gen 4/5 a 10GbE s rýchlosťou vyššou ako 8 GT/s je tento rozdiel merateľný na okraji diagramu oka.

Via in pad tiež umožňuje tesnejšie únikové smerovanie BGA – rozstup BGA 0,65 mm má medzi okrajmi podložky iba ~0,25 mm, čo nemôže prijať štandardný priechod vedľa podložky bez porušenia pravidiel minimálneho prstencového prstenca a vôle. Via in pad je jediná životaschopná úniková stratégia pre balíky s rozstupom pod 0,5 mm.

Výrobné požiadavky

Via in pad vyžaduje špecifické výrobné spracovanie, ktoré zvyšuje náklady. Valec via musí byť naplnené vodivým alebo nevodivým epoxidom a zakryté (pokovované) pred aplikáciou spájkovacej masky. Bez naplnenia sa spájka počas pretavenia nasáva cez valec, čím sa spoj vyhladí a spôsobí prerušovaný kontakt alebo uvoľnené dutiny. Vo svojich fab poznámkach výslovne uveďte „cez dosku plniaceho uzáveru“ – nie je to predvolený proces. Očakávajte 15–25 % prirážku za výrobné náklady pre dosky typu via-in-pad v porovnaní so štandardnými priechodmi.

• Vodivá náplň je preferovaná pre napájacie a zemné priechody – zlepšuje tepelný a prúdový výkon cez priechod.
• Nevodivá náplň je prijateľná pre signálne priechody a má zvyčajne nižšiu cenu.
• Minimálna veľkosť dokončeného otvoru pre prechodovú vložku je zvyčajne 0,1 mm (laserom vŕtané mikroviate) až 0,2 mm (mechanické vŕtanie), v závislosti od hrúbky dosky a obmedzení pomeru strán.

Mapa tepelných hotspotov PCB: Identifikácia a stanovenie koncentrácie tepla

Mapa tepelného hotspotu PCB je vizuálna analýza distribúcie tepla – generovaná buď simuláciou pred výrobou, alebo meraním infračervenej (IR) kamery na živej doske – ktorá ukazuje, ktoré oblasti dosky plošných spojov prekračujú bezpečné prevádzkové teploty. Hotspoty spôsobujú zrýchlené starnutie komponentov, únavu spájkovaného spoja a priame tepelné vypnutie v integrovaných obvodoch správy napájania, MOSFET a lineárnych regulátoroch.

Tepelná analýza založená na simulácii

Moderný softvér na navrhovanie dosiek plošných spojov s tepelnou simuláciou (Ansys Icepak, Cadence Celsius, integrovaný tepelný riešič Altium) generuje mapy hotspotov aplikovaním hodnôt rozptylu energie na každý komponent a riešením rovnice vedenia tepla cez dosku. Požadované vstupy zahŕňajú komponent theta-JB (tepelný odpor medzi spojmi a doskou), pokrytie medenou vrstvou, hustotu a okolitú teplotu plus podmienky prúdenia vzduchu. Dosky s hustotou výkonu nad 5 W/cm² takmer vždy vyžadujú simuláciu pred prvou stavbou – prepracovanie tepelných problémov po výrobe je drahé a niekedy nemožné bez odozvy dosky.

Meranie IR kamier na živých doskách

V prípade vstavaných dosiek môže stredovlnná IR kamera FLIR alebo podobná stredovlnná IR kamera s rozlíšením 320 × 240 alebo lepším rozlíšiť hotspoty až po jednotlivé podložky QFN, keď sú prevádzkované v správnej pracovnej vzdialenosti. Spustite dosku pri plnom menovitom zaťažení aspoň 10 minút pred zachytením tepelných snímok – povrchovým teplotám trvá niekoľko minút, kým sa dosiahnu ustálený stav, a skoré údaje podhodnotia špičkové teploty spojov. Akákoľvek povrchová teplota nad 85°C pri štandardných okolitých podmienkach vyžaduje vyšetrovanie; mnohé komponenty spotrebiteľskej triedy sú dimenzované na teplotu puzdra 85 °C, čo znamená, že teplota vnútorného spojenia je už blízko alebo nad limitom.

Riešenia rozloženia pre termálne hotspoty

Po identifikácii hotspotov sú najúčinnejšou opravou opravy na úrovni rozloženia:

• Tepelné priechody — Pole vyplnených priechodov pod odkrytou podložkou výkonových integrovaných obvodov vedú teplo do vnútorných medených plôch. Štandardné pole 3×3 cez pod tepelnou podložkou QFN znižuje theta-JB o 20–40 % v porovnaní so žiadnymi priechodmi.
• Expanzia medi naliať — Zväčšenie medenej plochy okolo horúceho komponentu 2× zvyčajne zníži povrchovú teplotu o 5–15 °C, v závislosti od pokrytia dosky meďou a prúdenia vzduchu.
• Roztieranie komponentov — Odsunutie komponentov generujúcich teplo od seba bráni tepelnému spojeniu; dve rozptyľujúce zariadenia do 3 mm tepelne interagujú a navzájom zvyšujú svoju ustálenú teplotu.
• Oblasti pripevnenia chladiča — Pre komponenty presahujúce 2W kontinuálneho rozptylu špecifikujte oblasť dosky bez spájkovacej masky a komponentov priľahlých k baleniu, aby bolo možné pripevniť alebo nalepiť chladiče.

Ako riešiť problémy s PCB: Systematický prístup k ladeniu

Vedieť, ako efektívne riešiť problémy s PCB, oddeľuje inžinierov, ktorí uzatvárajú ladiace slučky v priebehu niekoľkých hodín, od tých, ktorí trávia dni náhodnou výmenou komponentov. Kľúčom je skôr postupovať podľa štruktúrovanej metódy izolácie než hádať – väčšina chýb PCB je lokalizovaná do jedného funkčného bloku a systematické meranie rýchlo zužuje doménu porúch.

Krok 1: Vizuálna kontrola pred zapnutím

Pred zapnutím napájania novej alebo podozrivej dosky ju skontrolujte vizuálne a pomocou multimetra. Skontrolujte spájkovacie mostíky na integrovaných obvodoch s jemným rozstupom (10× lupa alebo digitálny mikroskop pri 40× odhalí mostíky neviditeľné voľným okom), overte komponenty citlivé na polaritu (elektrolytické čiapočky, diódy, integrované obvody s asymetrickými vývodmi) a zmerajte odpor medzi napájacími a uzemňovacími koľajnicami. Odpor pod 10Ω na hlavnej napájacej lište pred zapnutím znamená skrat — privedením napätia na skratovanú dosku hrozí riziko spálenia stôp a zničenie komponentov.

Krok 2: Overenie Power Rail

Zobrazte napájacie koľajnice v poradí, počnúc hlavným vstupom a pracujte cez každý výstup regulátora. Overte napätie na výstupnom kolíku regulátora a potom na napájacích kolíkoch integrovaného obvodu – pokles napätia medzi týmito dvoma bodmi indikuje odpor stopy alebo priechod so zlým pokovovaním. Skontrolujte zvlnenie na každej koľajnici pomocou osciloskopu (striedavá väzba, limit šírky pásma 20 MHz); vlnenie presahujúce 50 mV od vrcholu k vrcholu na digitálnom zdroji môže spôsobiť logické chyby, ktoré napodobňujú chyby firmvéru.

Krok 3: Izolácia funkčného bloku

Rozdeľte dosku na funkčné bloky – napájanie, MCU, komunikácie, periférne zariadenia – a podľa možnosti každý otestujte samostatne. V prípade MCU, ktorému sa nepodarí zaviesť systém, najprv skontrolujte, či kryštálový oscilátor beží (merajte pomocou osciloskopu na kolíku XTAL; plochý signál znamená, že nedochádza k žiadnej oscilácii), potom skontrolujte, či sa resetovací kolík uvoľňuje správne, a potom skontrolujte rozhranie ladenia SWD/JTAG. Logický analyzátor na zbernici pomáha rozlišovať medzi problémami s firmvérom a poruchami hardvéru – ak sú prítomné platné signály SPI clock a MOSI, ale MISO je tiché, chyba je za MCU.

Krok 4: Bežné chybové podpisy PCB

• Prerušovaný reset pri zaťažení — Podpätie napájania počas prúdových prechodov; skontrolujte objemovú kapacitu v blízkosti napájacieho kolíka MCU a overte, či napájacia koľajnica neklesne pod minimálne prevádzkové napätie IC počas udalostí prepínania GPIO.
• Odber nadmerného prúdu bez výstupu — Blokovanie v CMOS IC (spôsobené porušením ESD alebo narušenia sekvencie napájania) alebo skratovaným bypassovým kondenzátorom; izolovať odstránením integrovaných obvodov z napájacej koľajnice jeden po druhom.
• Chyby komunikácie na vysokorýchlostných rozhraniach — nesúlad impedancie, odrazy alebo chýbajúce zakončenie; overiť pomocou TDR (time domain reflectometer) alebo odvodiť z meraní očného diagramu na osciloskope.
• Funkčná porucha iba pri teplote — Komponent mimo špecifikovaného teplotného rozsahu alebo priechodná trhlina, ktorá sa otvára pri tepelnej rozťažnosti; umiestnite dosku do tepelnej komory a sledujte prah poruchy.
• Hodnoty ADC sú posunuté alebo zašumené — Rozdelenie uzemňovacej roviny alebo digitálne spínacie šumové spojenie do analógovej referencie; overte, či sú AGND a DGND pripojené v jednom hviezdnom bode a analógová sekcia je izolovaná od spínacích regulátorov.